مثير للإعجاب

تصميم لمسح الحدود ، JTAG ، الاختبار

تصميم لمسح الحدود ، JTAG ، الاختبار


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

يعد مسح الحدود ، أو كما يطلق عليه أيضًا JTAG ، تقنية اختبار قوية يمكن استخدامها لاختبار مجموعات الدوائر المطبوعة المعقدة للغاية والمضغوطة اليوم. يوفر فحص الحدود وسيلة فعالة للغاية لاختبار الدوائر حيث يكون الوصول غير ممكن أو مناسب باستخدام تقنيات الاختبار الأخرى. لقد وجد أن الوصول المطلوب لتقنيات مثل الاختبار داخل الدائرة و ATE الوظيفي غالبًا ما يكون غير كافٍ لتمكين إجراء اختبار مرضٍ للدائرة بأكملها. ومع ذلك ، فإن مسح الحدود JTAG قادر على توفير اختبار شامل للعديد من الدوائر بشرط أن تكون الدائرة مصممة لتمكين استخدام تقنيات مسح الحدود JTAG.

JTAG ، يتم تعريف مسح الحدود بموجب IEEE 1149.1 الذي يصف واجهة تسلسلية بأربعة أسلاك (يمكن استخدام سلك خامس ولكنه اختياري) لاختبار لوحات الدوائر المطبوعة والدوائر المتكاملة حيث يكون الوصول محدودًا. يستخدم على نطاق واسع في رقائق VLSI مثل المعالجات الدقيقة وشرائح DSP و FPGAs وما شابه ذلك. تحتوي هذه الدوائر المتكاملة على سجلات إزاحة حدية للمسح مدمجة مع آلة الحالة التي تمكن من إنجاز الاختبار دون الحاجة إلى الوصول المادي إلى كل عقدة على اللوحة أو الجهاز. بهذه الطريقة ، يعد مسح الحدود تقنية اختبار مثالية للعديد من سيناريوهات الاختبار الحالية.

عند تصميم دائرة يمكنها استخدام JTAG ، تقنيات اختبار مسح الحدود ، هناك بعض العناصر الإلزامية ، بينما يجعل البعض الآخر الاختبار أكثر فعالية أو أسهل في استيعابها. ومع ذلك ، فإن دمج أكبر عدد ممكن من التقنيات في التصميم سيمكن من إجراء أفضل اختبار ، ومعظم المشاكل التي يتم العثور عليها ، إما أثناء مرحلة تطوير المنتج ، أو أثناء الإنتاج أو الاختبار الميداني.

اختيار مكون لـ JTAG ، مسح الحدود

في أي تصميم ، يمكن أن يكون لاختيار المكونات تأثير كبير على المفهوم العام للعنصر. هذا صحيح عند التفكير في استخدام تقنيات مسح الحدود / JTAG لاختبار لوحة الدوائر المطبوعة. من المهم أن يتم اختيار المكونات المضمنة في الدائرة التي سيتم اختبارها باستخدام مسح الحدود لاستيعاب الاختبار باستخدام هذه المنهجية.

  • اختر الأجهزة المتوافقة مع مسح الحدود أحد الاعتبارات الأساسية عند تصميم أي دائرة هو اختيار المكونات الرئيسية التي سيتم استخدامها. إذا تم تصور اختبار مسح الحدود ، فمن الضروري التأكد من أن المكونات الرئيسية متوافقة مع IEEE 1149.1. اليوم ، تتوافق معظم الدوائر المتكاملة VLSI مع 1149.1 ، ولكن قد لا تكون بعض الشرائح الأصغر حجمًا ، أو قد يكون تضمين JTAG اختياريًا. أينما كان هناك خيار ، تأكد من تضمين الإصدار مع مسح الحدود.
  • تجنب المكونات ذات الوصلات المزدوجة حيثما أمكن تجنب استخدام الدوائر المتكاملة حيث يتم تعيين وظيفة مزدوجة لمسامير JTAG.
  • تأكد من أن جميع الأجهزة تدعم إرشادات IEEE 1149.1 المطلوبة حتى عندما تم اختيار الأجهزة المتوافقة مع مسح الحدود فمن الضروري التأكد من أنها تدعم مجموعات التعليمات المطلوبة. عادةً ما يكون من الضروري التأكد من أن SAMPLE / PRELOAD و EXTEST و BYPASS كلها مرضية. هذه إلزامية لذا يجب أن يدعمها أي جهاز IEEE 1149.1. ومع ذلك ، فمن الحكمة أيضًا اختيار الأجهزة التي تدعم تعليمات HIGHZ و IDCODE.

تصميم الدوائر لـ JTAG ، مسح الحدود

بمجرد اختيار المكونات المطلوبة ، من الضروري التأكد من أن تصميم الدائرة يتيح الاختبار السهل ، والوصول الأقصى عند استخدام مسح الحدود / JTAG. هناك عدد من التقنيات المتاحة لضمان أقصى استخدام ممكن لـ IEEE 1149.1.

  • التوصيل الصحيح لإشارات JTAG من أجل ضمان التشغيل الصحيح لاختبار مسح الحدود ، من الضروري توصيل إشارات منفذ الوصول التجريبي (TAP) (TCK و TMS و TRST في حالة وجودها) بالتوازي مع جميع الأجهزة المتوافقة مع IEEE 1149.1. ثم يتم استخدام TDI و TDO لتشكيل سلسلة ديزي التسلسلية حول الأجهزة ، مما يسمح للبيانات التسلسلية بالمرور من شريحة إلى أخرى. يتم إرسال البيانات إلى TDI للشريحة الأولى ، ثم يتم توصيل TDO من الشريحة الأولى بـ TDI للرقاقة التالية وما إلى ذلك. أخيرًا ، يتم أخذ البيانات من TDO الخاص بـ IC الأخير في سلسلة الأقحوان.
  • دائرة التقسيم حسب مصنعي المكونات غالبًا ما يكون من الضروري فصل FPGAs أو cPLDs عن الشركات المصنعة المختلفة لأنها تستخدم أدوات تكوين مختلفة. نظرًا للعملية المختلفة في ظل بعض الظروف ، يكون من الأسهل تقسيم سلاسل فحص الحدود بحيث يمكن لأدوات الشركات المصنعة الفردية الاتصال بالأجهزة ذات الصلة.

موصل JTAG

أحد الجوانب المهمة المرتبطة بأي شكل من أشكال اختبار الإلكترونيات ، وهذا يشمل JTAG ، ومسح الحدود هو الوصول للاختبار. من الواضح أن هذا مهم من حيث اختيار المكونات وتصميم الدائرة بشكل صحيح. لكن الوصول المادي لا يقل أهمية. لضمان إمكانية اختبار الدوائر بسهولة ، تشتمل العديد من اللوحات على موصل JTAG خصيصًا للاختبار. يمكن أن يكون موصل JTAG هذا عنصرًا منخفض التكلفة للغاية لأنه يحتاج فقط إلى استخدامه أثناء مرحلتي الإنتاج والاختبار للمنتج. ومع ذلك ، فإن الوصول إلى الاختبار الموثوق به مهم جدًا. يمكن أن يوفر موصل JTAG الوقت ، خاصةً إذا كان يوفر أداءً موثوقًا للغاية حيث قد لا تكون الطرق الأخرى موثوقة للغاية. يمكن أن تؤدي الموثوقية الضعيفة إلى العديد من مشاكل اكتشاف أخطاء الوقت الضائع المرتبطة فقط بالوصول للاختبار. في ضوء ذلك وسهولة إجراء الاختبارات ، يمكن أن يكون موصل JTAG إضافة فعالة من حيث التكلفة إلى اللوحة في كثير من الحالات. لذلك يجب اعتبار موصل JTAG كأحد اعتبارات التصميم في الجزء الأول من مرحلة تصميم المنتج.

هذا ليس ملخصًا شاملاً لجميع الاحتياطات التي يجب اتخاذها عند تصميم لوحة دائرة كهربائية ستستخدم JTAG ، مسح الحدود. ومع ذلك ، فإنه يعطي دليلًا مفيدًا لبعض الأساسيات التي يمكن استخدامها.


شاهد الفيديو: كيفية إزالة الخط المزعج الذي لا يمكن حذفه في MS Word (يوليو 2022).


تعليقات:

  1. Bodaway

    انت مخطئ. يمكنني إثبات ذلك.اكتب لي في رئيس الوزراء ، سنناقش.

  2. Iomar

    العبارة الرائعة

  3. Macnaughton

    هذه هي الجواب المضحك

  4. Blaeey

    إنه لأمر مخز أنني لا أستطيع التحدث الآن - مشغول جدًا. Osvobozhus - بالضرورة ملاحظاتهم.

  5. Vaden

    أعتذر ، لكن في رأيي ، ترتكب خطأ. يمكنني إثبات ذلك. اكتب لي في PM.

  6. Kajind

    إنها مجرد رسالة رائعة



اكتب رسالة